AMD崇敬晓示，其代号为"Venice"的第六代EPYC就业器处分器已禁受台积电首先进的2nm（N2）工艺干涉量产爬坡阶段。这是业界首款在台积电2nm工艺上量产的高性能蓄意（HPC）居品，标识着寰宇数据中心芯片崇敬迈入2nm期间。该处分器基于全新Zen 6架构，预测将于2026年内崇敬发布。

早在2025年4月，AMD就已证据"Venice"成为业界首款完成流片并禁受台积电2nm工艺的HPC芯片。时隔一年，从流片生效到崇敬量产，AMD再次展现了其在先进制程与芯片假想范围的重大试验力。AMD同期晓示，改日"Venice"处分器也将安排在台积电位于好意思国亚利桑那州凤凰城的Fab 21工场坐蓐，体现了其对加强寰宇多元化先进制造布局的疼爱，以更好地称心寰宇客户对高性能蓄意芯片的焕发需求。

AMD董事会主席兼首席试验官苏姿丰博士暗意："在台积电2nm工艺本领上启动'Venice'的量产爬坡，标识着咱们在加快下一代AI基础法子方面迈出了弥留一步。跟着AI和代理式职责负载的快速蔓延，客户需要简略更快地从创新走向坐蓐的平台。咱们与台积电的深度联结，正在匡助AMD昔时所未有的速率和限制，将跳跃的蓄意本领推向市集，以称心当下的需求。"苏姿丰终点强调，尊龙凯时(中国)跟着AI期骗从查验和推理蔓延至日益复杂的智能体职责负载，CPU在蔓延AI基础法子、调解数据中心内的数据传输、收罗、存储、安全及系统编排方面变得愈发要道。台积电董事长魏哲家也对此暗意，AMD禁受2nm工艺执续获得过错阐述，反馈了跳跃制程本领与先进假想创新结合的弥留性。

这次"Venice"处分器禁受的台积电N2工艺，是台积电首个依赖于全环绕栅极晶体管（GAA）的工艺本领，被视为半导体制造本领的又一次立异性飞跃。与前代N3工艺比拟，N2可将功耗镌汰24%至35%尊龙凯时中国官网入口，或在调换开动电压下达成15%的性能擢升，同期晶体管密度达到N3的1.15倍。这些擢升来自于GAA晶体管架构和N2 NanoFlex DTCO（假想本领连合优化）本领，简略更好地均衡性能和能效，为高性能蓄意和东说念主工智能期骗提供了更强有劲的硬件赈济。通过将下一代EPYC就业器处分器与寰宇范围内首先进的半导体制造工艺相结合，AMD正在拓展赈济客户部署和蔓延AI基础法子所需的基础架构。据了解，AMD还筹画将台积电2nm工艺蔓延至后续的EPYC"Verano"处分器，执续引颈数据中心蓄意本领的发展。